DPU_IRQ_MASK
if (cache_irq_mask & DPU_IRQ_MASK(irq_idx)) {
cache_irq_mask |= DPU_IRQ_MASK(irq_idx);
DPU_REG_WRITE(&intr->hw, reg->clr_off, DPU_IRQ_MASK(irq_idx));
DPU_IRQ_MASK(irq_idx), cache_irq_mask);
if ((cache_irq_mask & DPU_IRQ_MASK(irq_idx)) == 0) {
cache_irq_mask &= ~DPU_IRQ_MASK(irq_idx);
DPU_REG_WRITE(&intr->hw, reg->clr_off, DPU_IRQ_MASK(irq_idx));
DPU_IRQ_MASK(irq_idx), cache_irq_mask);
DPU_IRQ_MASK(irq_idx);