drivers/dpll/dpll_netlink.c

368

&phase_offset, DPLL_A_PIN_PAD))

drivers/dpll/dpll_netlink.c

420

DPLL_A_PIN_PAD))

drivers/dpll/dpll_netlink.c

428

&freq, DPLL_A_PIN_PAD)) {

drivers/dpll/dpll_netlink.c

434

&freq, DPLL_A_PIN_PAD)) {

drivers/dpll/dpll_netlink.c

463

&esync.freq, DPLL_A_PIN_PAD))

drivers/dpll/dpll_netlink.c

474

&esync.range[i].min, DPLL_A_PIN_PAD))

drivers/dpll/dpll_netlink.c

478

&esync.range[i].max, DPLL_A_PIN_PAD))

drivers/dpll/dpll_netlink.c

640

&pin->clock_id, DPLL_A_PIN_PAD))