DML_MAX_CLK_TABLE_SIZE
double g6_temp_read_blackout_us[DML_MAX_CLK_TABLE_SIZE];
unsigned long clk_values_khz[DML_MAX_CLK_TABLE_SIZE];
struct dml2_dcn4_uclk_dpm_dependent_qos_params per_uclk_dpm_params[DML_MAX_CLK_TABLE_SIZE];
for (i = 0; i < DML_MAX_CLK_TABLE_SIZE; i++) {
} entries[DML_MAX_CLK_TABLE_SIZE];
for (i = 0; i < DML_MAX_CLK_TABLE_SIZE; i++) {
for (i = 0; i < DML_MAX_CLK_TABLE_SIZE; i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {
for (i = 0; i < min(DML_MAX_CLK_TABLE_SIZE, MAX_NUM_DPM_LVL); i++) {