DMC
#define RXDMA_CFIG1(IDX) (DMC + 0x00000UL + (IDX) * 0x200UL)
#define RXDMA_CFIG2(IDX) (DMC + 0x00008UL + (IDX) * 0x200UL)
#define RBR_CFIG_A(IDX) (DMC + 0x00010UL + (IDX) * 0x200UL)
#define RBR_CFIG_B(IDX) (DMC + 0x00018UL + (IDX) * 0x200UL)
#define RBR_KICK(IDX) (DMC + 0x00020UL + (IDX) * 0x200UL)
#define RBR_STAT(IDX) (DMC + 0x00028UL + (IDX) * 0x200UL)
#define RBR_HDH(IDX) (DMC + 0x00030UL + (IDX) * 0x200UL)
#define RBR_HDL(IDX) (DMC + 0x00038UL + (IDX) * 0x200UL)
#define RCRCFIG_A(IDX) (DMC + 0x00040UL + (IDX) * 0x200UL)
#define RCRCFIG_B(IDX) (DMC + 0x00048UL + (IDX) * 0x200UL)
#define RCRSTAT_A(IDX) (DMC + 0x00050UL + (IDX) * 0x200UL)
#define RCRSTAT_B(IDX) (DMC + 0x00058UL + (IDX) * 0x200UL)
#define RCRSTAT_C(IDX) (DMC + 0x00060UL + (IDX) * 0x200UL)
#define RX_DMA_CTL_STAT(IDX) (DMC + 0x00070UL + (IDX) * 0x200UL)
#define RCR_FLSH(IDX) (DMC + 0x00078UL + (IDX) * 0x200UL)
#define RXMISC(IDX) (DMC + 0x00090UL + (IDX) * 0x200UL)
#define RX_DMA_CTL_STAT_DBG(IDX) (DMC + 0x00098UL + (IDX) * 0x200UL)
#define RX_DMA_ENT_MSK(IDX) (DMC + 0x00068UL + (IDX) * 0x200UL)
#define TX_RNG_CFIG(IDX) (DMC + 0x40000UL + (IDX) * 0x200UL)
#define TX_RING_HDL(IDX) (DMC + 0x40010UL + (IDX) * 0x200UL)
#define TX_RING_KICK(IDX) (DMC + 0x40018UL + (IDX) * 0x200UL)
#define TX_ENT_MSK(IDX) (DMC + 0x40020UL + (IDX) * 0x200UL)
#define TX_CS(IDX) (DMC + 0x40028UL + (IDX)*0x200UL)
#define TXDMA_MBH(IDX) (DMC + 0x40030UL + (IDX) * 0x200UL)
#define TXDMA_MBL(IDX) (DMC + 0x40038UL + (IDX) * 0x200UL)
#define TX_DMA_PRE_ST(IDX) (DMC + 0x40040UL + (IDX) * 0x200UL)
#define TX_RNG_ERR_LOGH(IDX) (DMC + 0x40048UL + (IDX) * 0x200UL)
#define TX_RNG_ERR_LOGL(IDX) (DMC + 0x40050UL + (IDX) * 0x200UL)
#define TDMC_INTR_DBG(IDX) (DMC + 0x40060UL + (IDX) * 0x200UL)
#define TX_CS_DBG(IDX) (DMC + 0x40068UL + (IDX) * 0x200UL)
#define TDMC_INJ_PAR_ERR(IDX) (DMC + 0x45040UL + (IDX) * 0x200UL)
#define TDMC_DBG_SEL(IDX) (DMC + 0x45080UL + (IDX) * 0x200UL)
#define TDMC_TRAINING_VECTOR(IDX) (DMC + 0x45088UL + (IDX) * 0x200UL)
SEC_PD(DMC, GENPD_FLAG_ALWAYS_ON),