drivers/gpu/drm/xe/xe_execlist.c

61

xe_lrc_write_ctx_reg(lrc, CTX_RING_TAIL, lrc->ring.tail);

drivers/gpu/drm/xe/xe_lrc.c

1062

xe_lrc_write_ctx_reg(lrc, CTX_PDP0_UDW, upper_32_bits(desc));

drivers/gpu/drm/xe/xe_lrc.c

1063

xe_lrc_write_ctx_reg(lrc, CTX_PDP0_LDW, lower_32_bits(desc));

drivers/gpu/drm/xe/xe_lrc.c

1368

xe_lrc_write_ctx_reg(lrc, CTX_BB_PER_CTX_PTR,

drivers/gpu/drm/xe/xe_lrc.c

1456

xe_lrc_write_ctx_reg(lrc,

drivers/gpu/drm/xe/xe_lrc.c

1530

xe_lrc_write_ctx_reg(lrc, CTX_INT_STATUS_REPORT_PTR,

drivers/gpu/drm/xe/xe_lrc.c

1532

xe_lrc_write_ctx_reg(lrc, CTX_INT_SRC_REPORT_PTR,

drivers/gpu/drm/xe/xe_lrc.c

1534

xe_lrc_write_ctx_reg(lrc, CTX_CS_INT_VEC_DATA, msix_vec << 16 | msix_vec);

drivers/gpu/drm/xe/xe_lrc.c

1538

xe_lrc_write_ctx_reg(lrc, CTX_INDIRECT_RING_STATE,

drivers/gpu/drm/xe/xe_lrc.c

1552

xe_lrc_write_ctx_reg(lrc, CTX_RING_START, __xe_lrc_ring_ggtt_addr(lrc));

drivers/gpu/drm/xe/xe_lrc.c

1555

xe_lrc_write_ctx_reg(lrc, CTX_RING_HEAD, lrc->ring.tail);

drivers/gpu/drm/xe/xe_lrc.c

1556

xe_lrc_write_ctx_reg(lrc, CTX_RING_TAIL, lrc->ring.tail);

drivers/gpu/drm/xe/xe_lrc.c

1558

xe_lrc_write_ctx_reg(lrc, CTX_RING_CTL,

drivers/gpu/drm/xe/xe_lrc.c

1563

xe_lrc_write_ctx_reg(lrc, CTX_CONTEXT_CONTROL,

drivers/gpu/drm/xe/xe_lrc.c

1568

xe_lrc_write_ctx_reg(lrc, CTX_CONTEXT_CONTROL,

drivers/gpu/drm/xe/xe_lrc.c

1573

xe_lrc_write_ctx_reg(lrc, CTX_TIMESTAMP, 0);

drivers/gpu/drm/xe/xe_lrc.c

1575

xe_lrc_write_ctx_reg(lrc, CTX_TIMESTAMP_UDW, 0);

drivers/gpu/drm/xe/xe_lrc.c

1585

xe_lrc_write_ctx_reg(lrc, CTX_QUEUE_TIMESTAMP, 0);

drivers/gpu/drm/xe/xe_lrc.c

1586

xe_lrc_write_ctx_reg(lrc, CTX_QUEUE_TIMESTAMP_UDW, 0);

drivers/gpu/drm/xe/xe_lrc.c

1590

xe_lrc_write_ctx_reg(lrc, CTX_ASID, vm->usm.asid);

drivers/gpu/drm/xe/xe_lrc.c

1757

xe_lrc_write_ctx_reg(lrc, CTX_INDIRECT_RING_STATE,

drivers/gpu/drm/xe/xe_lrc.c

1763

xe_lrc_write_ctx_reg(lrc, CTX_RING_START, __xe_lrc_ring_ggtt_addr(lrc));

drivers/gpu/drm/xe/xe_lrc.c

1772

xe_lrc_write_ctx_reg(lrc, CTX_RING_TAIL, tail);

drivers/gpu/drm/xe/xe_lrc.c

1796

xe_lrc_write_ctx_reg(lrc, CTX_RING_HEAD, head);

drivers/gpu/drm/xe/xe_lrc.h

124

void xe_lrc_write_ctx_reg(struct xe_lrc *lrc, int reg_nr, u32 val);