xtensa_set_sr
xtensa_set_sr(ccount, ccount);
xtensa_set_sr(ccompare, SREG_CCOMPARE + LINUX_TIMER);
xtensa_set_sr(&init_exc_table, excsave1);
xtensa_set_sr(v, SREG_IBREAKA + 0);
xtensa_set_sr(v, SREG_IBREAKA + 1);
xtensa_set_sr(v, SREG_DBREAKA + 0);
xtensa_set_sr(v, SREG_DBREAKC + 0);
xtensa_set_sr(v, SREG_DBREAKA + 1);
xtensa_set_sr(v, SREG_DBREAKC + 1);
xtensa_set_sr(ibreakenable | (1 << reg), SREG_IBREAKENABLE);
xtensa_set_sr(ibreakenable & ~(1 << i),
xtensa_set_sr(0, cpenable);
xtensa_set_sr(old_cpenable, cpenable);
xtensa_set_sr(XCHAL_CP_MASK, cpenable);
xtensa_set_sr(0, cpenable);
xtensa_set_sr(this_cpu_ptr(&exc_table), excsave1);
xtensa_set_sr(*cpenable | BIT(XCHAL_CP_ID_XTIOP), cpenable);
xtensa_set_sr(cpenable, cpenable);
xtensa_set_sr(mask, intenable);
xtensa_set_sr(1 << d->hwirq, intclear);
xtensa_set_sr(mask, intset);
xtensa_set_sr(XCHAL_INTTYPE_MASK_EXTERN_EDGE |
xtensa_set_sr(mask, intenable);
xtensa_set_sr(irq_mask, intenable);
xtensa_set_sr(irq_mask, intenable);
xtensa_set_sr(BIT(d->hwirq), intclear);
xtensa_set_sr(mask, intset);