xgene_enet_rd_csr
xgene_enet_rd_csr(pdata, RGMII_REG_0_ADDR, &rgmii);
xgene_enet_rd_csr(pdata, DEBUG_REG_ADDR, &value);
xgene_enet_rd_csr(pdata, RSIF_CONFIG_REG_ADDR, &value);
xgene_enet_rd_csr(pdata, CLE_BYPASS_REG0_0_ADDR, &cb);
xgene_enet_rd_csr(pdata, CLE_BYPASS_REG1_0_ADDR, &cb);
value = xgene_enet_rd_csr(p, debug_addr);
data = xgene_enet_rd_csr(p, enet_spare_cfg_reg);
data = xgene_enet_rd_csr(p, rsif_config_reg);
data1 = xgene_enet_rd_csr(p, pause_thres_reg);
data2 = xgene_enet_rd_csr(p, pause_off_thres_reg);
xgene_enet_rd_csr(pdata, XG_TSIF_MSS_REG0_ADDR + offset, &data);
xgene_enet_rd_csr(pdata, XG_LINK_STATUS_ADDR, &data);
xgene_enet_rd_csr(pdata, XG_RSIF_CONFIG_REG_ADDR, &data);
xgene_enet_rd_csr(pdata, XG_RSIF_CONFIG1_REG_ADDR, &data);
xgene_enet_rd_csr(pdata, XG_ENET_SPARE_CFG_REG_ADDR, &data);
xgene_enet_rd_csr(pdata, XCLE_BYPASS_REG0_ADDR, &cb);
xgene_enet_rd_csr(pdata, XCLE_BYPASS_REG1_ADDR, &cb);