ves1820_readreg
sync = ves1820_readreg(state, 0x11);
u32 _ber = ves1820_readreg(state, 0x14) |
(ves1820_readreg(state, 0x15) << 8) |
((ves1820_readreg(state, 0x16) & 0x0f) << 16);
u8 gain = ves1820_readreg(state, 0x17);
u8 quality = ~ves1820_readreg(state, 0x18);
*ucblocks = ves1820_readreg(state, 0x13) & 0x7f;
sync = ves1820_readreg(state, 0x11);
afc = ves1820_readreg(state, 0x19);
if ((ves1820_readreg(state, 0x1a) & 0xf0) != 0x70)