v28
sm4e b0.4s, v28.4s; \
sm4e b1.4s, v28.4s; \
sm4e b2.4s, v28.4s; \
sm4e b3.4s, v28.4s; \
sm4e b4.4s, v28.4s; \
sm4e b5.4s, v28.4s; \
sm4e b6.4s, v28.4s; \
sm4e b7.4s, v28.4s; \
sm4e b0.4s, v28.4s; \
sm4e b0.4s, v28.4s; \
sm4e b1.4s, v28.4s; \
sm4e b0.4s, v28.4s; \
sm4e b1.4s, v28.4s; \
sm4e b2.4s, v28.4s; \
sm4e b3.4s, v28.4s; \
ld1 {v28.16b-v31.16b}, [ptr];
.ifc \vxr,%v28
uint32_t v0, v1, v28, v31;
v28 = REG_GET_FIELD(hw_assert_mskhi,
if (v0 && v1 && v28 && v31)
else if (!v0 && !v1 && !v28 && !v31)
v0, v1, v28, v31);
uint32_t v0, v1, v28, v31;
v28 = REG_GET_FIELD(hw_assert_mskhi,
if (v0 && v1 && v28 && v31)
else if (!v0 && !v1 && !v28 && !v31)
v0, v1, v28, v31);
stvx v28,reg,%r1; \
lvx v28,reg,%r1; \
lvx v28,r5,r3
CHECK_VECTOR_REGISTER(v28);