udc_set_reg
udc_set_reg(dev, UICR0, 0xff);
udc_set_reg(dev, UICR1, 0xff);
udc_set_reg(dev, UFNRH, UFNRH_SIM);
udc_set_reg(dev, UDCCFR, UDCCFR_ACM | UDCCFR_MB1);
udc_set_reg(dev, UDC_RES1, 0x00);
udc_set_reg(dev, UDC_RES2, 0x00);
udc_set_reg(dev, UICR0, udc_get_reg(dev, UICR0) & ~UICR0_IM0);
udc_set_reg(dev, USIR0, USIR0_IR0);
udc_set_reg(dev, USIR0,
udc_set_reg(dev, USIR1,
udc_set_reg(ep->dev, UICR0, udc_get_reg(ep->dev, UICR0) &
udc_set_reg(ep->dev, UICR1, udc_get_reg(ep->dev, UICR1) &
udc_set_reg(ep->dev, UICR0, udc_get_reg(ep->dev, UICR0) |
udc_set_reg(ep->dev, UICR1, udc_get_reg(ep->dev, UICR1) |
udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR);
udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR);
udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR);
udc_set_reg(ep->dev, data, ep->regoff_udccs);
udc_set_reg(dev, data, UDCCS0);
udc_set_reg(ep->dev, data, ep->regoff_uddr);
udc_set_reg(dev, USIR0, USIR0_IR0);
udc_set_reg(dev, UDCCFR, UDCCFR_AREN |