tdfx_inl
vidcfg = tdfx_inl(par, VIDPROCCFG);
r = tdfx_inl(par, VIDSERPARPORT);
tdfx_inl(par, VIDSERPARPORT); /* flush posted write */
r = tdfx_inl(par, VIDSERPARPORT);
tdfx_inl(par, VIDSERPARPORT); /* flush posted write */
return (0 != (tdfx_inl(par, VIDSERPARPORT) & I2C_SCL_IN));
return (0 != (tdfx_inl(par, VIDSERPARPORT) & I2C_SDA_IN));
r = tdfx_inl(par, VIDSERPARPORT);
tdfx_inl(par, VIDSERPARPORT); /* flush posted write */
r = tdfx_inl(par, VIDSERPARPORT);
tdfx_inl(par, VIDSERPARPORT); /* flush posted write */
return (0 != (tdfx_inl(par, VIDSERPARPORT) & DDC_SCL_IN));
return (0 != (tdfx_inl(par, VIDSERPARPORT) & DDC_SDA_IN));
while ((tdfx_inl(par, STATUS) & 0x1f) < size - 1)
if ((tdfx_inl(par, STATUS) & STATUS_BUSY) == 0)
tdfx_inl(par, DACADDR);
tdfx_outl(par, MISCINIT1, tdfx_inl(par, MISCINIT1) | 0x01);
u32 draminit0 = tdfx_inl(par, DRAMINIT0);
u32 draminit1 = tdfx_inl(par, DRAMINIT1);
miscinit1 = tdfx_inl(par, MISCINIT1);
reg.vgainit1 = tdfx_inl(par, VGAINIT1) & 0x1fffff;
reg.miscinit0 = tdfx_inl(par, MISCINIT0);
u32 dacmode = tdfx_inl(par, DACMODE);