solo_reg_read
val = solo_reg_read(solo_dev, SOLO_VI_CH_SWITCH_0);
val = solo_reg_read(solo_dev, SOLO_VI_CH_SWITCH_1);
val = solo_reg_read(solo_dev, SOLO_VI_CH_SWITCH_2);
solo_reg_read(solo_dev, SOLO_CAP_CH_INTV(i)));
chip_id = solo_reg_read(solo_dev, SOLO_CHIP_OPTION) &
sec = solo_reg_read(solo_dev, SOLO_TIMER_SEC);
usec = solo_reg_read(solo_dev, SOLO_TIMER_USEC);
status = solo_reg_read(solo_dev, SOLO_IRQ_STAT);
#define eeprom_delay() solo_reg_read(solo_dev, SOLO_EEPROM_CTRL)
return solo_reg_read(solo_dev, SOLO_EEPROM_CTRL) & EE_DATA_READ;
reg = solo_reg_read(solo_dev, SOLO_VE_OSD_CH);
snd_pcm_uframes_t idx = solo_reg_read(solo_dev, SOLO_AUDIO_STA) & 0x1f;
ret = solo_reg_read(solo_dev, SOLO_GPIO_CONFIG_0);
ret = solo_reg_read(solo_dev, SOLO_GPIO_CONFIG_1);
ret = solo_reg_read(solo_dev, SOLO_GPIO_DATA_IN);
ret = solo_reg_read(solo_dev, SOLO_GPIO_CONFIG_0);
ret = solo_reg_read(solo_dev, SOLO_GPIO_CONFIG_1);
solo_reg_read(solo_dev, SOLO_GPIO_DATA_OUT) | value);
solo_reg_read(solo_dev, SOLO_GPIO_DATA_OUT) & ~value);
u32 status = solo_reg_read(solo_dev, SOLO_IIC_CTRL);
solo_reg_read(solo_dev, SOLO_IIC_RXD);
unsigned int err = solo_reg_read(solo_dev, SOLO_PCI_ERR);
config = solo_reg_read(solo_dev, SOLO_P2M_CONFIG(p2m_id));
if (solo_reg_read(solo_dev, SOLO_VI_MOT_STATUS) & ch_mask) {
cur_q = solo_reg_read(solo_dev, SOLO_VE_STATE(11)) & 0xff;
mpeg_current = solo_reg_read(solo_dev,
solo_reg_read(solo_dev, SOLO_VI_STATUS0));