arch/x86/kvm/svm/sev.c

4293

set_ghcb_msr_bits(svm, cpuid_value,

arch/x86/kvm/svm/sev.c

4297

set_ghcb_msr_bits(svm, GHCB_MSR_CPUID_RESP,

arch/x86/kvm/svm/sev.c

4310

set_ghcb_msr_bits(svm, 0,

arch/x86/kvm/svm/sev.c

4314

set_ghcb_msr_bits(svm, GHCB_MSR_AP_RESET_HOLD_RESP,

arch/x86/kvm/svm/sev.c

4319

set_ghcb_msr_bits(svm, GHCB_HV_FT_SUPPORTED,

arch/x86/kvm/svm/sev.c

4321

set_ghcb_msr_bits(svm, GHCB_MSR_HV_FT_RESP,

arch/x86/kvm/svm/sev.c

4328

set_ghcb_msr_bits(svm, GHCB_MSR_PREF_GPA_NONE, GHCB_MSR_GPA_VALUE_MASK,

arch/x86/kvm/svm/sev.c

4330

set_ghcb_msr_bits(svm, GHCB_MSR_PREF_GPA_RESP, GHCB_MSR_INFO_MASK,

arch/x86/kvm/svm/sev.c

4344

set_ghcb_msr_bits(svm, gfn, GHCB_MSR_GPA_VALUE_MASK,

arch/x86/kvm/svm/sev.c

4346

set_ghcb_msr_bits(svm, GHCB_MSR_REG_GPA_RESP, GHCB_MSR_INFO_MASK,

arch/x86/kvm/svm/sev.c

4798

set_ghcb_msr_bits(svm, 1,

arch/x86/kvm/svm/sev.c

4802

set_ghcb_msr_bits(svm, GHCB_MSR_AP_RESET_HOLD_RESP,