rvc_enabled
if (rvc_enabled() && rd && rd == rs1 && rs2)
if (rvc_enabled() && rd == RV_REG_SP && rd == rs && is_10b_int(imm) && imm && !(imm & 0xf))
else if (rvc_enabled() && is_creg(rd) && rs == RV_REG_SP && is_10b_uint(imm) &&
else if (rvc_enabled() && rd && rd == rs && imm && is_6b_int(imm))
if (rvc_enabled() && rd && is_6b_int(imm))
if (rvc_enabled() && rd && rd != RV_REG_SP && is_6b_int(imm) && imm)
if (rvc_enabled() && rd && rd == rs && imm && (u32)imm < __riscv_xlen)
if (rvc_enabled() && is_creg(rd) && rd == rs && is_6b_int(imm))
if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)
if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && rs1 == RV_REG_SP && rd && is_8b_uint(off) && !(off & 0x3))
else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_7b_uint(off) && !(off & 0x3))
if (rvc_enabled() && rs1 == RV_REG_SP && is_8b_uint(off) && !(off & 0x3))
else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_7b_uint(off) && !(off & 0x3))
if (rvc_enabled() && rd && rd == rs && is_6b_int(imm))
if (rvc_enabled() && rs1 == RV_REG_SP && rd && is_9b_uint(off) && !(off & 0x7))
else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_8b_uint(off) && !(off & 0x7))
if (rvc_enabled() && rs1 == RV_REG_SP && is_9b_uint(off) && !(off & 0x7))
else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_8b_uint(off) && !(off & 0x7))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
BUILD_BUG_ON(!rvc_enabled());
if (rvc_enabled() && rd == RV_REG_RA && rs && !imm)
else if (rvc_enabled() && !rd && rs && !imm)
if (rvc_enabled() && rd && rs)