CQSPI_REG_CONFIG
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);
reg = readl(reg_base + CQSPI_REG_CONFIG);
writel(reg, reg_base + CQSPI_REG_CONFIG);
reg = readl(reg_base + CQSPI_REG_CONFIG);
writel(reg, reg_base + CQSPI_REG_CONFIG);
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);
u32 reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
reg = readl(reg_base + CQSPI_REG_CONFIG);
writel(reg, reg_base + CQSPI_REG_CONFIG);
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg & ~CQSPI_REG_CONFIG_RESET_PIN_FLD_MASK, cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg | CQSPI_REG_CONFIG_RESET_PIN_FLD_MASK, cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg & ~CQSPI_REG_CONFIG_RESET_PIN_FLD_MASK, cqspi->iobase + CQSPI_REG_CONFIG);
reg = readl(reg_base + CQSPI_REG_CONFIG);
writel(reg, reg_base + CQSPI_REG_CONFIG);
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);
reg = readl(cqspi->iobase + CQSPI_REG_CONFIG);
writel(reg, cqspi->iobase + CQSPI_REG_CONFIG);