CQSPI_IRQ_MASK_WR
writel(CQSPI_IRQ_MASK_WR, reg_base + CQSPI_REG_IRQMASK);
irq_status &= CQSPI_IRQ_MASK_RD_SLOW_SRAM | CQSPI_IRQ_MASK_WR;
irq_status &= CQSPI_IRQ_MASK_RD | CQSPI_IRQ_MASK_WR;