ret_reg
EMIT(PPC_RAW_MR(ret_reg, ax_reg));
EMIT(PPC_RAW_LI(ret_reg - 1, 0)); /* higher 32-bit */
u32 save_reg, ret_reg;
ret_reg = src_reg;
ret_reg = bpf_to_ppc(BPF_REG_0);
u32 ret_reg = src_reg;
ret_reg = bpf_to_ppc(BPF_REG_0);
EMIT(PPC_RAW_MR(ret_reg, _R0));
wrp_immed_relo(nfp_prog, ret_reg(nfp_prog), ret_tgt, RELO_IMMED_REL);
wrp_mov(nfp_prog, ret_reg(nfp_prog), reg_lm(0, 0));
wrp_mov(nfp_prog, ret_reg(nfp_prog), reg_lm(0, 0));
emit_rtn(nfp_prog, ret_reg(nfp_prog), 0);
wrp_mov(nfp_prog, reg_lm(0, 0), ret_reg(nfp_prog));
emit_rtn(nfp_prog, ret_reg(nfp_prog), 3);
struct bpf_reg_state *ret_reg = ®s[BPF_REG_0];
reg_set_srange64(ret_reg, -MAX_ERRNO, meta->msize_max_value);
reg_set_srange32(ret_reg, -MAX_ERRNO, meta->msize_max_value);
reg_bounds_sync(ret_reg);
reg_set_urange64(ret_reg, 0, nr_cpu_ids - 1);
reg_set_urange32(ret_reg, 0, nr_cpu_ids - 1);
reg_bounds_sync(ret_reg);
reg_set_srange64(ret_reg, range.minval, range.maxval);
reg_set_srange32(ret_reg, range.minval, range.maxval);
reg_bounds_sync(ret_reg);
return reg_bounds_sanity_check(env, ret_reg, "retval");
tsr = &state->regs[state->ret_reg];
insn_offset, state->ret_reg);
state->ret_reg = 0;
int ret_reg;