reg_w1
reg_w1(gspca_dev, 0x118c, red);
reg_w1(gspca_dev, 0x118f, blue);
reg_w1(gspca_dev, 0x1182, sd->vstart);
reg_w1(gspca_dev, 0x1007, 0x60);
reg_w1(gspca_dev, 0x1006, val ? 0x40 : 0x00);
reg_w1(gspca_dev, 0x1061, 0x01); /* stop transfer */
reg_w1(gspca_dev, 0x10e0, sd->fmt | 0x20); /* write QTAB */
reg_w1(gspca_dev, 0x1061, 0x03); /* restart transfer */
reg_w1(gspca_dev, 0x10e0, sd->fmt);
reg_w1(gspca_dev, 0x10e0, sd->fmt);
reg_w1(gspca_dev, reg->reg, reg->val);
reg_w1(gspca_dev, 0x1006, 0x00);
reg_w1(gspca_dev, 0x1006, 0x20);
reg_w1(gspca_dev, 0x1189, scale);
reg_w1(gspca_dev, 0x10e0, fmt);
reg_w1(gspca_dev, 0x1007, 0x20);
reg_w1(gspca_dev, 0x1061, 0x03);
reg_w1(gspca_dev, 0x1007, 0x00);
reg_w1(gspca_dev, 0x1061, 0x01);
reg_w1(gspca_dev, 0x02, 0x66); /* Gpio on */
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x08);
reg_w1(gspca_dev, 0x01, 0x29);
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x08);
reg_w1(gspca_dev, 0x01, 0x29);
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x08);
reg_w1(gspca_dev, 0x01, 0x29);
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x08);
reg_w1(gspca_dev, 0x01, 0x29);
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x08);
reg_w1(gspca_dev, 0x02, 0x22);
reg_w1(gspca_dev, 0x01, 0x29); /* reset */
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0x17, 0x62);
reg_w1(gspca_dev, 0x01, 0x0a);
reg_w1(gspca_dev, 0x01, 0x29);
reg_w1(gspca_dev, 0x17, 0x42);
reg_w1(gspca_dev, 0xf1, 0x01);
reg_w1(gspca_dev, 0xf1, 0x00);
reg_w1(gspca_dev, 0x02, regGpio[1]);
reg_w1(gspca_dev, 0xf1, 0x00);
reg_w1(gspca_dev, 0x96, expo >> 5);
reg_w1(gspca_dev, 0x96, k2); /* color matrix Y offset */
reg_w1(gspca_dev, 0x05, sd->red_bal->val);
reg_w1(gspca_dev, 0x06, sd->blue_bal->val);
reg_w1(gspca_dev, 0x99, sd->sharpness->val);
reg_w1(gspca_dev, 0x02, /* gpio */
reg_w1(gspca_dev, 0x02,
reg_w1(gspca_dev, 0x18, sd->reg18);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x02, 0x73);
reg_w1(gspca_dev, 0x17, reg17);
reg_w1(gspca_dev, 0x01, 0x22);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x17, reg17);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x02, 0x71);
reg_w1(gspca_dev, 0x02, 0x62);
reg_w1(gspca_dev, 0x15, sn9c1xx[0x15]);
reg_w1(gspca_dev, 0x16, sn9c1xx[0x16]);
reg_w1(gspca_dev, 0x12, sn9c1xx[0x12]);
reg_w1(gspca_dev, 0x13, sn9c1xx[0x13]);
reg_w1(gspca_dev, 0x18, sn9c1xx[0x18]);
reg_w1(gspca_dev, 0xd2, 0x3a); /* AE_H_SIZE = 116 */
reg_w1(gspca_dev, 0xd3, 0x30); /* AE_V_SIZE = 96 */
reg_w1(gspca_dev, 0xd2, 0x6a); /* AE_H_SIZE = 212 */
reg_w1(gspca_dev, 0xd3, 0x50); /* AE_V_SIZE = 160 */
reg_w1(gspca_dev, 0xc6, 0x00);
reg_w1(gspca_dev, 0xc7, 0x00);
reg_w1(gspca_dev, 0xc8, 0x2c); /* AW_H_STOP = 352 */
reg_w1(gspca_dev, 0xc9, 0x24); /* AW_V_STOP = 288 */
reg_w1(gspca_dev, 0xc8, 0x50); /* AW_H_STOP = 640 */
reg_w1(gspca_dev, 0xc9, 0x3c); /* AW_V_STOP = 480 */
reg_w1(gspca_dev, 0x18, sn9c1xx[0x18]);
reg_w1(gspca_dev, 0x17, reg17);
reg_w1(gspca_dev, 0x05, 0x00); /* red */
reg_w1(gspca_dev, 0x07, 0x00); /* green */
reg_w1(gspca_dev, 0x06, 0x00); /* blue */
reg_w1(gspca_dev, 0x14, sn9c1xx[0x14]);
reg_w1(gspca_dev, 0x9a, 0x05);
reg_w1(gspca_dev, 0x9a, 0x07);
reg_w1(gspca_dev, 0x9a, 0x0a);
reg_w1(gspca_dev, 0x9a, 0x06);
reg_w1(gspca_dev, 0x9a, 0x08);
reg_w1(gspca_dev, 0x05, 0x20); /* red */
reg_w1(gspca_dev, 0x07, 0x20); /* green */
reg_w1(gspca_dev, 0x06, 0x20); /* blue */
reg_w1(gspca_dev, 0x18, sd->reg18);
reg_w1(gspca_dev, 0x17, reg17);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x17, reg17);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, 0x01, reg01);
reg_w1(gspca_dev, R01_TIMING_CONTROL_LOW, CMD_EEprom_Open);
reg_w1(gspca_dev, R03_TABLE_ADDR, i);
reg_w1(gspca_dev, R04_WTRAM_DATA_L, eeprom_data[i][2]);
reg_w1(gspca_dev, R05_WTRAM_DATA_M, eeprom_data[i][1]);
reg_w1(gspca_dev, R06_WTRAM_DATA_H, eeprom_data[i][0]);
reg_w1(gspca_dev, R08_RAM_WRITE_ACTION, 0);
reg_w1(gspca_dev, R07_TABLE_LEN, i);
reg_w1(gspca_dev, R01_TIMING_CONTROL_LOW, CMD_EEprom_Close);
reg_w1(gspca_dev, R3B_Test3, 0x0a); /* Test0Sel = 10 */
reg_w1(gspca_dev, R0E_AD_HEIGHTL, 0x90);
reg_w1(gspca_dev, R0F_AD_HEIGHTH, 0x01);
reg_w1(gspca_dev, R10_AD_COL_BEGINL, 0x44);
reg_w1(gspca_dev, R11_AD_COL_BEGINH, 0x00);
reg_w1(gspca_dev, R14_AD_ROW_BEGINL, 0x0a);
reg_w1(gspca_dev, R94_AD_BITCONTROL, 0x02);
reg_w1(gspca_dev, R91_AD_SLOPEREG, 0x00);
reg_w1(gspca_dev, R00_PART_CONTROL, LATENT_CHANGE | EXPO_CHANGE);
reg_w1(gspca_dev, R00_PART_CONTROL, LATENT_CHANGE | EXPO_CHANGE);
reg_w1(gspca_dev, R0C_AD_WIDTHL, 0xe8); /* 0x20; 0x0c */
reg_w1(gspca_dev, R0D_AD_WIDTHH, 0x03);
reg_w1(gspca_dev, R28_QUANT, 0x90);
reg_w1(gspca_dev, R29_LINE, 0x41);
reg_w1(gspca_dev, R29_LINE, 0x81);
reg_w1(gspca_dev, R2C_POLARITY, 0x10); /* slow clock */
reg_w1(gspca_dev, R2D_POINT, 0x14);
reg_w1(gspca_dev, R2E_POINTH, 0x01);
reg_w1(gspca_dev, R2F_POINTB, 0x12);
reg_w1(gspca_dev, R30_POINTBH, 0x01);
reg_w1(gspca_dev, R31_UPD, 0x01); /* update registers */
reg_w1(gspca_dev, R31_UPD, 0x00); /* end update */
reg_w1(gspca_dev, R3B_Test3, 0x0b); /* Test0Sel = 11 = GPIO */