CPUCLK_LAYOUT_E4210
[CPUCLK_LAYOUT_E4210] = {
CLK_CPU_HAS_DIV1, 0x14000, CPUCLK_LAYOUT_E4210, e3250_armclk_d),
CPUCLK_LAYOUT_E4210, e4210_armclk_d),
CPUCLK_LAYOUT_E4210, e4212_armclk_d),
CPUCLK_LAYOUT_E4210, e4412_armclk_d),
CLK_CPU_HAS_DIV1, 0x0, CPUCLK_LAYOUT_E4210,
0x0, CPUCLK_LAYOUT_E4210, exynos5420_eglclk_d),
0x28000, CPUCLK_LAYOUT_E4210, exynos5420_kfcclk_d),
0x0, CPUCLK_LAYOUT_E4210, exynos5800_eglclk_d),
0x28000, CPUCLK_LAYOUT_E4210, exynos5420_kfcclk_d),