pcie_read
return pcie_read(pcie, RALINK_PCI_CONFIG_DATA);
val = pcie_read(pcie, RALINK_PCI_PCIMSK_ADDR);
return (pcie_read(port, XILINX_CPM_PCIE_REG_PSCR) &
unsigned long val = pcie_read(port, XILINX_CPM_PCIE_REG_RPEFR);
val = pcie_read(port, XILINX_CPM_PCIE_REG_IDRN_MASK);
val = pcie_read(port, XILINX_CPM_PCIE_REG_IDRN_MASK);
pcie_read(port, XILINX_CPM_PCIE_REG_IDRN));
val = pcie_read(port, XILINX_CPM_PCIE_REG_IMR);
val = pcie_read(port, XILINX_CPM_PCIE_REG_IMR);
val = pcie_read(port, XILINX_CPM_PCIE_REG_IDR);
val &= pcie_read(port, XILINX_CPM_PCIE_REG_IMR);
pcie_write(port, pcie_read(port, XILINX_CPM_PCIE_REG_IDR) &
pcie_write(port, pcie_read(port, XILINX_CPM_PCIE_REG_RPSC) |
return (pcie_read(port, XILINX_PCIE_DMA_REG_PSCR) &
unsigned long val = pcie_read(port, XILINX_PCIE_DMA_REG_RPEFR);
val = pcie_read(port, XILINX_PCIE_DMA_REG_IDRN_MASK);
val = pcie_read(port, XILINX_PCIE_DMA_REG_IDRN_MASK);
while ((status = pcie_read(port, XILINX_PCIE_DMA_REG_MSI_HI)) != 0) {
while ((status = pcie_read(port, XILINX_PCIE_DMA_REG_MSI_LOW)) != 0) {
val = pcie_read(port, XILINX_PCIE_DMA_REG_IDR);
val &= pcie_read(port, XILINX_PCIE_DMA_REG_IMR);
pcie_read(port, XILINX_PCIE_DMA_REG_IDRN));
val = pcie_read(port, XILINX_PCIE_DMA_REG_IMR);
val = pcie_read(port, XILINX_PCIE_DMA_REG_IMR);
pcie_write(port, pcie_read(port, XILINX_PCIE_DMA_REG_IDR) &
pcie_write(port, pcie_read(port, XILINX_PCIE_DMA_REG_RPSC) |
return (pcie_read(pcie, XILINX_PCIE_REG_PSCR) &
unsigned long val = pcie_read(pcie, XILINX_PCIE_REG_RPEFR);
val = pcie_read(pcie, XILINX_PCIE_REG_IDR);
mask = pcie_read(pcie, XILINX_PCIE_REG_IMR);
val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR1);
val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR2) &
pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_IDR) &
pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_RPSC) |