pispbe_wr
pispbe_wr(pispbe, PISP_BE_INTERRUPT_STATUS_REG, 0xFFFFFFFFu);
pispbe_wr(pispbe, PISP_BE_AXI_REG, 0x32703200u);
pispbe_wr(pispbe, PISP_BE_INTERRUPT_EN_REG, 0x00000003u);
pispbe_wr(pispbe, PISP_BE_IO_ADDR_LOW(u),
pispbe_wr(pispbe, PISP_BE_IO_ADDR_HIGH(u),
pispbe_wr(pispbe, PISP_BE_GLOBAL_BAYER_ENABLE,
pispbe_wr(pispbe, PISP_BE_GLOBAL_RGB_ENABLE,
pispbe_wr(pispbe, PISP_BE_CONFIG_BASE_REG + sizeof(u32) * u,
pispbe_wr(pispbe, PISP_BE_TILE_ADDR_LO_REG, lower_32_bits(job->tiles));
pispbe_wr(pispbe, PISP_BE_TILE_ADDR_HI_REG, upper_32_bits(job->tiles));
pispbe_wr(pispbe, PISP_BE_CONTROL_REG,
pispbe_wr(pispbe, PISP_BE_INTERRUPT_STATUS_REG, u);