nvbios_rd32
u32 nvbios_rd32(struct nvkm_bios *, u32 addr);
u32 data = nvbios_rd32(bios, bit_P.offset + 0x28);
data = nvbios_rd32(bios, data + 0x04);
data = nvbios_rd32(bios, bit_M.offset + 0x05);
info->data[i] = nvbios_rd32(bios, data + off);
data = nvbios_rd32(bios, bit_M.offset + 0x09);
info->data = nvbios_rd32(bios, data);
data = nvbios_rd32(bios, bit_P.offset + 0x60);
info->data = nvbios_rd32(bios, data);
boost = nvbios_rd32(bios, bit_P.offset + 0x30);
cstep = nvbios_rd32(bios, bit_P.offset + 0x34);
u32 conn = nvbios_rd32(bios, dcb + 0x00);
u32 conf = nvbios_rd32(bios, dcb + 0x04);
if (nvbios_rd32(bios, outp) == 0x00000000)
if (nvbios_rd32(bios, outp) == 0xffffffff)
if (nvbios_rd32(bios, dcb + 6) == 0x4edcbdcb) {
if (nvbios_rd32(bios, dcb + 4) == 0x4edcbdcb) {
info->mask = nvbios_rd32(bios, data + 0x02);
fan = nvbios_rd32(bios, bit_P.offset + 0x58);
fan->pwm_freq = nvbios_rd32(bios, data + 0x0b) & 0xffffff;
u32 info = nvbios_rd32(bios, data + 0);
u8 info1 = nvbios_rd32(bios, data + 4);
u32 info = nvbios_rd32(bios, data);
u32 ent_value = nvbios_rd32(bios, ent);
iccsense = nvbios_rd32(bios, bit_P.offset + 0x28);
u32 base = nvbios_rd32(bios, init->offset + 1);
u32 data = nvbios_rd32(bios, init->offset);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 data = nvbios_rd32(bios, addr);
u32 sreg = nvbios_rd32(bios, init->offset + 1);
u32 smask = nvbios_rd32(bios, init->offset + 6);
u32 sxor = nvbios_rd32(bios, init->offset + 10);
u32 dreg = nvbios_rd32(bios, init->offset + 14);
u32 dmask = nvbios_rd32(bios, init->offset + 18);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 data1 = nvbios_rd32(bios, init->offset + 5);
u32 data2 = nvbios_rd32(bios, init->offset + 9);
for (; (addr = nvbios_rd32(bios, sdata)) != 0xffffffff; sdata += 4) {
data = nvbios_rd32(bios, mdata);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 mask = nvbios_rd32(bios, init->offset + 5);
u32 data = nvbios_rd32(bios, init->offset + 9);
u32 addr = nvbios_rd32(bios, table + (macro * 8) + 0);
u32 data = nvbios_rd32(bios, table + (macro * 8) + 4);
u32 mask = nvbios_rd32(bios, init->offset + 1);
u32 value = nvbios_rd32(bios, init->offset + 5);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 data = nvbios_rd32(bios, init->offset + 5);
u32 freq = nvbios_rd32(bios, init->offset);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 data = nvbios_rd32(bios, init->offset);
u32 sreg = nvbios_rd32(bios, init->offset + 1);
u32 dreg = nvbios_rd32(bios, init->offset + 5);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 data = nvbios_rd32(bios, init->offset);
u32 saddr = nvbios_rd32(bios, init->offset + 1);
u32 daddr = nvbios_rd32(bios, init->offset + 8);
u32 dmask = nvbios_rd32(bios, init->offset + 12);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 mask = nvbios_rd32(bios, init->offset + 5);
u32 add = nvbios_rd32(bios, init->offset + 9);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 addr = nvbios_rd32(bios, init->offset + 1);
u32 reg = nvbios_rd32(bios, table + (cond * 12) + 0);
u32 msk = nvbios_rd32(bios, table + (cond * 12) + 4);
u32 val = nvbios_rd32(bios, table + (cond * 12) + 8);
u32 reg = nvbios_rd32(bios, init->offset + 7);
u32 data = nvbios_rd32(bios, init->offset);
u32 reg = nvbios_rd32(bios, init->offset + 8);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 mask = nvbios_rd32(bios, init->offset + 5);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 mask = nvbios_rd32(bios, init->offset + 5);
u32 creg = nvbios_rd32(bios, init->offset + 1);
u32 dreg = nvbios_rd32(bios, init->offset + 5);
u32 mask = nvbios_rd32(bios, init->offset + 9);
u32 data = nvbios_rd32(bios, init->offset + 13);
u32 reg = nvbios_rd32(bios, init->offset + 7);
u32 freq = nvbios_rd32(bios, init->offset);
u32 reg = nvbios_rd32(bios, init->offset + 1);
u32 freq = nvbios_rd32(bios, init->offset + 5);
switch (nvbios_rd32(bios, data + 0x00)) {
data, nvbios_rd32(bios, data + 0x00));
switch (nvbios_rd32(bios, data + 0x00)) {
data, nvbios_rd32(bios, data + 0x00));
info->core = nvbios_rd32(bios, perf + 0x01) * 10;
info->memory = nvbios_rd32(bios, perf + 0x05) * 20;
perf = nvbios_rd32(bios, bit_P.offset + 0);
if (nvbios_rd32(bios, data + 3) == reg) {
if (nvbios_rd32(bios, data) == map->reg)
*reg = nvbios_rd32(bios, data + 3);
if (nvbios_rd32(bios, data) == map->reg)
info->vco1.min_freq = nvbios_rd32(bios, data + 0);
info->vco1.max_freq = nvbios_rd32(bios, data + 4);
info->vco2.min_freq = nvbios_rd32(bios, data + 8);
info->vco2.max_freq = nvbios_rd32(bios, data + 12);
info->vco1.min_inputfreq = nvbios_rd32(bios, data + 16);
info->vco2.min_inputfreq = nvbios_rd32(bios, data + 20);
info->refclk = nvbios_rd32(bios, data + 31);
info->refclk = nvbios_rd32(bios, data + 28);
info->vco1.max_freq = nvbios_rd32(bios, bios->bmp_offset + 67);
info->vco1.min_freq = nvbios_rd32(bios, bios->bmp_offset + 71);
data = nvbios_rd32(bios, bit_C.offset + 0);
data = nvbios_rd32(bios, bit_p.offset + 0x00);
info->data = nvbios_rd32(bios, data + 0x02);
info->init_addr_pmu = nvbios_rd32(bios, data + 0x08);
info->args_addr_pmu = nvbios_rd32(bios, data + 0x0c);
info->boot_addr_pmu = nvbios_rd32(bios, data + 0x10) +
nvbios_rd32(bios, data + 0x18);
info->boot_size = nvbios_rd32(bios, data + 0x1c) -
nvbios_rd32(bios, data + 0x18);
info->code_size = nvbios_rd32(bios, data + 0x20);
nvbios_rd32(bios, data + 0x24);
info->data_addr_pmu = nvbios_rd32(bios, data + 0x28);
info->data_size = nvbios_rd32(bios, data + 0x2c);
entry->min_w = nvbios_rd32(bios, entry_offset + 0x2);
entry->avg_w = nvbios_rd32(bios, entry_offset + 0x6);
entry->max_w = nvbios_rd32(bios, entry_offset + 0xa);
entry->max_w = nvbios_rd32(bios, entry_offset + 0x2);
power_budget = nvbios_rd32(bios, bit_P.offset + 0x2c);
temp = nvbios_rd32(bios, data + 0x09);
rammap = nvbios_rd32(bios, bit_P.offset + 4);
therm = nvbios_rd32(bios, bit_P.offset + 12);
therm = nvbios_rd32(bios, bit_P.offset + 16);
p->timing[0] = nvbios_rd32(bios, data + 0x00);
p->timing[1] = nvbios_rd32(bios, data + 0x04);
p->timing[2] = nvbios_rd32(bios, data + 0x08);
p->timing[3] = nvbios_rd32(bios, data + 0x0c);
p->timing[4] = nvbios_rd32(bios, data + 0x10);
p->timing[5] = nvbios_rd32(bios, data + 0x14);
p->timing[6] = nvbios_rd32(bios, data + 0x18);
p->timing[7] = nvbios_rd32(bios, data + 0x1c);
p->timing[8] = nvbios_rd32(bios, data + 0x20);
p->timing[9] = nvbios_rd32(bios, data + 0x24);
p->timing[10] = nvbios_rd32(bios, data + 0x28);
timing = nvbios_rd32(bios, bit_P.offset + 4);
timing = nvbios_rd32(bios, bit_P.offset + 8);
info->min = nvbios_rd32(bios, vmap + 0x00);
info->max = nvbios_rd32(bios, vmap + 0x04);
info->arg[0] = nvbios_rd32(bios, vmap + 0x08);
info->arg[1] = nvbios_rd32(bios, vmap + 0x0c);
info->arg[2] = nvbios_rd32(bios, vmap + 0x10);
info->min = nvbios_rd32(bios, vmap + 0x02);
info->max = nvbios_rd32(bios, vmap + 0x06);
info->arg[0] = nvbios_rd32(bios, vmap + 0x0a);
info->arg[1] = nvbios_rd32(bios, vmap + 0x0e);
info->arg[2] = nvbios_rd32(bios, vmap + 0x12);
info->arg[3] = nvbios_rd32(bios, vmap + 0x16);
info->arg[4] = nvbios_rd32(bios, vmap + 0x1a);
info->arg[5] = nvbios_rd32(bios, vmap + 0x1e);
vmap = nvbios_rd32(bios, bit_P.offset + 0x20);
info->min = nvbios_rd32(bios, volt + 0x0a);
info->max = nvbios_rd32(bios, volt + 0x0e);
info->base = nvbios_rd32(bios, volt + 0x12) & 0x00ffffff;
if (nvbios_rd32(bios, volt + 0x4) & 1) {
info->pwm_freq = nvbios_rd32(bios, volt + 0x5) / 1000;
info->pwm_range = nvbios_rd32(bios, volt + 0x16);
info->voltage = nvbios_rd32(bios, volt) & 0x001fffff;
info->vid = (nvbios_rd32(bios, volt) >> 23) & 0xff;
volt = nvbios_rd32(bios, bit_P.offset + 0x0c);
volt = nvbios_rd32(bios, bit_P.offset + 0x10);
info->base = nvbios_rd32(bios, volt + 0x04);
info->max = nvbios_rd32(bios, volt + 0x0e);
return nvbios_rd32(b, bit_P.offset + 0x38);
nvkm_wr32(device, 0x10a184, nvbios_rd32(bios, img + i));
nvkm_wr32(device, 0x10a1c4, nvbios_rd32(bios, img + i));
u32 scramble = nvbios_rd32(bios, data);
data = nvbios_rd32(bios, data + 0x10); /* guess u32... */
nvbios_init(subdev, nvbios_rd32(bios, data));
data = nvbios_rd32(bios, data + 0x10); /* guess u32... */
nvbios_init(subdev, nvbios_rd32(bios, data));
u32 data = nvbios_rd32(bios, entry);
u32 data = nvbios_rd32(bios, entry);
u32 data = nvbios_rd32(bios, entry);