netif_is_lag_master
if (netif_is_lag_master(ndev) || netif_is_lag_port(ndev))
if (!upper_dev || !netif_is_lag_master(upper_dev))
if (!netif_is_lag_master(netdev))
if (!netif_is_lag_master(ndev) && !netif_is_lag_port(ndev) &&
if (netif_is_lag_master(conduit)) {
if (netif_is_lag_master(conduit)) {
if (netif_is_lag_master(dev))
netif_is_lag_master(dev);
} else if (netif_is_ice(dev) || netif_is_lag_master(dev)) {
if (netif_is_lag_master(dev))
if (netif_is_lag_master(flood_domain_port->dev)) {
!netif_is_lag_master(upper)) {
if (netif_is_lag_master(upper) &&
if (netif_is_lag_master(upper) && vlan_uses_dev(dev)) {
!netif_is_lag_master(vlan_dev_real_dev(upper))) {
} else if (netif_is_lag_master(upper)) {
else if (netif_is_lag_master(dev))
} else if (netif_is_lag_master(dev)) {
if (netif_is_lag_master(br_port->dev)) {
if (netif_is_lag_master(dev))
if (!netif_is_bridge_master(upper) || !netif_is_lag_master(dev))
if (netif_is_lag_master(dev) && !mlx5_lag_is_shared_fdb(esw->dev))
if (netif_is_lag_master(dev))
if (netif_is_lag_master(dev) || mlx5e_eswitch_rep(dev))
if (uplink_upper && netif_is_lag_master(uplink_upper) &&
} else if (netif_is_lag_master(out_dev)) {
if (mlx5e_get_tc_tun(ndev) || netif_is_lag_master(ndev))
netif_is_lag_master(uplink_upper) &&
if (!netif_is_lag_master(upper))
if (!netif_is_lag_master(ndev))
if (netif_is_lag_master(ndev))
!netif_is_lag_master(upper_dev) &&
if (netif_is_lag_master(upper_dev) &&
if (netif_is_lag_master(upper_dev) && vlan_uses_dev(dev)) {
!netif_is_lag_master(vlan_dev_real_dev(upper_dev))) {
} else if (netif_is_lag_master(upper_dev)) {
else if (netif_is_lag_master(real_dev))
else if (netif_is_lag_master(dev))
} else if (netif_is_lag_master(real_dev)) {
else if (netif_is_lag_master(dev))
if (netif_is_lag_master(dev) ||
return netif_is_lag_master(vlan->real_dev) ||
if (netif_is_lag_master(edev)) {
else if (netif_is_lag_master(fdb_work->orig_dev))
if (netif_is_lag_master(info->upper_dev)) {
if (netif_is_lag_master(info->upper_dev)) {
!netif_is_lag_master(upper))
} else if (netif_is_lag_master(dev)) {
if (netif_is_lag_master(dev)) {
if (netif_is_lag_master(foreign_dev))
if (netif_is_lag_master(info->upper_dev)) {
if (netif_is_lag_master(info->upper_dev) && !info->linking)
if (netif_is_lag_master(dev))
if (netif_is_lag_master(dev))
if (!out_dev || !netif_is_lag_master(out_dev))
} else if (netif_is_lag_master(out_dev) &&
if (!netif_is_lag_master(upper))
} else if (netif_is_lag_master(netdev) &&
if (netif_is_lag_port(dev) || netif_is_lag_master(dev))
if (netif_is_lag_master(dev))
if (netif_is_lag_master(dev))
if (!netif_is_lag_master(dev)) {
if (netif_is_lag_master(conduit))
if (netif_is_lag_master(conduit))
dp->cpu_port_in_lag = netif_is_lag_master(conduit);
} else if (netif_is_lag_master(info->upper_dev)) {
else if (netif_is_lag_master(info->upper_dev) && !info->linking)
if (!netif_is_lag_master(dev))
if (!netif_is_lag_master(dev))
if (netif_is_lag_master(info->upper_dev))
if (!netdev_uses_dsa(lag_dev) || !netif_is_lag_master(lag_dev))
if (netif_is_lag_master(info->upper_dev)) {