mt76x0_rf_rmw
return mt76x0_rf_rmw(dev, offset, 0, val);
return mt76x0_rf_rmw(dev, offset, mask, 0);
mt76x0_rf_rmw(dev, MT_RF(0, 32), 0xe0,
mt76x0_rf_rmw(dev, MT_RF(0, 32), MT_RF_PLL_DEN_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 31), 0xe0,
mt76x0_rf_rmw(dev, MT_RF(0, 31), MT_RF_PLL_K_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 30),
mt76x0_rf_rmw(dev, MT_RF(0, 30),
mt76x0_rf_rmw(dev, MT_RF(0, 30), MT_RF_SDM_BP_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 30), 0x1,
mt76x0_rf_rmw(dev, MT_RF(0, 28), MT_RF_ISI_ISO_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 28), MT_RF_PFD_DLY_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 28), MT_RF_CLK_SEL_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 28), 0x3,
mt76x0_rf_rmw(dev, MT_RF(0, 24), MT_RF_XO_DIV_MASK,
mt76x0_rf_rmw(dev, MT_RF(0, 67), 0xf, 0x4);