CLOCK_SOURCE_ID_PLL0
case CLOCK_SOURCE_ID_PLL0:
case CLOCK_SOURCE_ID_PLL0:
case CLOCK_SOURCE_ID_PLL0:
case CLOCK_SOURCE_ID_PLL0:
case CLOCK_SOURCE_ID_PLL0:
pxl_clk_params.pll_id = CLOCK_SOURCE_ID_PLL0;
uint32_t rate_source = clk_src->id - CLOCK_SOURCE_ID_PLL0;
dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false);
dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);
dce110_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0,
dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false);
dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);
dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);
dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);
dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false);
dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);
dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false);
dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true);