ixPCIE_LC_LINK_WIDTH_CNTL
tmp = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL, tmp);
orig = data = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL, data);
link_width_cntl = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
tmp = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL, tmp);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL, data);
orig = data = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL);
WREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL, data);