CLK_GOUT_FSYS0_PCIE_GEN3B_4L_CLK
GATE(CLK_GOUT_FSYS0_PCIE_GEN3B_4L_CLK,
#define CLKS_NR_FSYS0 (CLK_GOUT_FSYS0_PCIE_GEN3B_4L_CLK + 1)