CLK_CON_GAT_PERI_SFRIF_TMU_CPUCL0_PCLK
CLK_CON_GAT_PERI_SFRIF_TMU_CPUCL0_PCLK,
CLK_CON_GAT_PERI_SFRIF_TMU_CPUCL0_PCLK, 1, CLK_SET_RATE_PARENT, 0),