init_regs
init_regs(&rd, &rs, insn, ctx);
init_regs(&rd, &rs, insn, ctx);
.init_regs = a1_hifi_pll_init_regs,
.init_regs = axg_gp0_init_regs,
.init_regs = axg_hifi_pll_init_regs,
.init_regs = axg_pcie_pll_init_regs,
.init_regs = c3_gp0_pll_init_regs,
.init_regs = c3_hifi_pll_init_regs,
.init_regs = c3_mclk_pll_init_regs,
regmap_multi_reg_write(clk->map, mpll->init_regs,
const struct reg_sequence *init_regs;
regmap_multi_reg_write(clk->map, pll->init_regs,
const struct reg_sequence *init_regs;
.init_regs = g12a_mpll0_init_regs,
.init_regs = g12a_mpll1_init_regs,
.init_regs = g12a_mpll2_init_regs,
.init_regs = g12a_mpll3_init_regs,
.init_regs = g12a_gp0_pll_init_regs,
.init_regs = g12a_init_regs,
.init_regs = g12a_hifi_pll_init_regs,
.init_regs = g12a_pcie_pll_init_regs,
.init_regs = gxbb_gp0_pll_init_regs,
.init_regs = gxl_gp0_pll_init_regs,
regmap_multi_reg_write(map, data->init_regs, data->init_count);
const struct reg_sequence *init_regs;
.init_regs = meson8m2_gp_pll_init_regs,
.init_regs = meson8b_hdmi_pll_init_regs,
.init_regs = s4_gp0_pll_init_regs,
.init_regs = s4_hifi_pll_init_regs,
.init_regs = s4_mpll0_init_regs,
.init_regs = s4_mpll1_init_regs,
.init_regs = s4_mpll2_init_regs,
.init_regs = s4_mpll3_init_regs,
.init_regs = s4_pll_init_regs,
.init_regs = t7_mpll_init_regs,
.init_regs = t7_gp0_init_regs,
.init_regs = t7_gp1_init_regs,
.init_regs = t7_hifi_init_regs,
.init_regs = t7_pcie_pll_init_regs,
.init_regs = t7_mpll0_init_regs,
.init_regs = t7_mpll1_init_regs,
.init_regs = t7_mpll2_init_regs,
.init_regs = t7_mpll3_init_regs,
.init_regs = t7_hdmi_init_regs,
.init_regs = t7_mclk_init_regs,
const struct soc15_reg_entry *init_regs, u32 regs_size,
ib->ptr[ib->length_dw++] = SOC15_REG_ENTRY_OFFSET(init_regs[i])
ib->ptr[ib->length_dw++] = init_regs[i].reg_value;
const struct reg_8 *init_regs;
.init_regs = imx274_mode1_3840x2160_raw10,
.init_regs = imx274_mode3_1920x1080_raw10,
.init_regs = imx274_mode5_1280x720_raw10,
.init_regs = imx274_mode6_1280x540_raw10,
err = imx274_write_table(priv, priv->mode->init_regs);
ret = imx290_set_register_array(imx290, imx290->model->init_regs,
.init_regs = imx290_global_init_settings_290,
.init_regs = imx290_global_init_settings_290,
.init_regs = imx290_global_init_settings_327,
.init_regs = imx290_global_init_settings_462,
.init_regs = imx290_global_init_settings_462,
const struct cci_reg_sequence *init_regs;
static const struct mt9m001_reg init_regs[] = {
return multi_reg_write(client, init_regs, ARRAY_SIZE(init_regs));
struct reg_pair_t *init_regs;
init_regs = mxl5007t_calc_init_regs(state, mode);
ret = mxl5007t_write_regs(state, init_regs);
static const u8 init_regs[][2] = {
for (i = 0; i < ARRAY_SIZE(init_regs); i++) {
ret = regmap_write(dev->regmap, init_regs[i][0],
init_regs[i][1]);
const struct atc260x_init_regs *regs = atc260x->init_regs;
const struct atc260x_init_regs *regs = atc260x->init_regs;
atc260x->init_regs = &atc2603c_init_regs;
atc260x->init_regs = &atc2609a_init_regs;
.init_regs = fbnic_mac_init_regs,
fbd->mac->init_regs(fbd);
void (*init_regs)(struct fbnic_dev *fbd);
fbd->mac->init_regs(fbd);
const struct reg_sequence *init_regs;
ret = regmap_register_patch(regmap, dev_data->init_regs, dev_data->num_init_regs);
.init_regs = rt9756_init_regs,
.init_regs = rt9770_init_regs,
const struct atc260x_init_regs *init_regs; /* regs for device init */
} init_regs[] = {
for (i = 0; i < ARRAY_SIZE(init_regs); i++)
regmap_update_bits(afe->regmap, init_regs[i].reg,
init_regs[i].mask, init_regs[i].val);