CIO2_REG_MIPIBE_BASE

80

#define CIO2_REG_MIPIBE_ENABLE (CIO2_REG_MIPIBE_BASE + 0x0)

81

#define CIO2_REG_MIPIBE_STATUS (CIO2_REG_MIPIBE_BASE + 0x4)

83

(CIO2_REG_MIPIBE_BASE + 0x8 + 0x4 * (vc))

84

#define CIO2_REG_MIPIBE_FORCE_RAW8 (CIO2_REG_MIPIBE_BASE + 0x20)

89

#define CIO2_REG_MIPIBE_IRQ_STATUS (CIO2_REG_MIPIBE_BASE + 0x24)

90

#define CIO2_REG_MIPIBE_IRQ_CLEAR (CIO2_REG_MIPIBE_BASE + 0x28)

91

#define CIO2_REG_MIPIBE_GLOBAL_LUT_DISREGARD (CIO2_REG_MIPIBE_BASE + 0x68)

93

#define CIO2_REG_MIPIBE_PKT_STALL_STATUS (CIO2_REG_MIPIBE_BASE + 0x6c)

95

(CIO2_REG_MIPIBE_BASE + 0x70)

97

(CIO2_REG_MIPIBE_BASE + 0x74 + 4 * (vc))

99

(CIO2_REG_MIPIBE_BASE + 0x84 + 4 * (m))