enetc_wr
enetc_wr(hw, ENETC4_SILSOSFMR0,
enetc_wr(hw, ENETC4_SILSOSFMR1, 0);
enetc_wr(hw, ENETC_SIRBGCR, priv->num_rx_rings);
enetc_wr(hw, ENETC_SIMR, reg);
enetc_wr(hw, ENETC_SICAR0,
enetc_wr(hw, ENETC_SICAR1, ENETC_SICAR_MSI);
enetc_wr(hw, ENETC_SIMR, ENETC_SIMR_EN);
enetc_wr(hw, ENETC_SIMSIRRV(i), entry);
enetc_wr(hw, ENETC_SIMSITRV(idx), entry);
enetc_wr(hw, ENETC_PPSFPMR, enetc_rd(hw, ENETC_PPSFPMR) |
enetc_wr(hw, ENETC_PPSFPMR, enetc_rd(hw, ENETC_PPSFPMR) &
enetc_wr(hw, ENETC_SICAR2,
enetc_wr(hw, ENETC_SICBDRBAR0, lower_32_bits(cbdr->bd_dma_base));
enetc_wr(hw, ENETC_SICBDRBAR1, upper_32_bits(cbdr->bd_dma_base));
enetc_wr(hw, ENETC_SICBDRLENR, ENETC_RTBLENR_LEN(cbdr->bd_count));
enetc_wr(hw, ENETC_BDR(t, n, off), val)
enetc_wr(hw, ENETC_PSIIER, psiier);
enetc_wr(hw, ENETC_PSIIDR, ENETC_PSIMR_BIT(i));
enetc_wr(hw, ENETC_PSIMSGRR, psimsgrr);
enetc_wr(hw, ENETC_PSIVMSGRCVAR0(idx), val);
enetc_wr(hw, ENETC_PSIVMSGRCVAR1(idx), val);
enetc_wr(hw, ENETC_PSIVMSGRCVAR0(idx), 0);
enetc_wr(hw, ENETC_PSIVMSGRCVAR1(idx), 0);
enetc_wr(hw, ENETC_PSIIER, psiier);
enetc_wr(&si->hw, ENETC_SIMSIVR, ENETC_SI_INT_IDX);
enetc_wr(hw, ENETC_PTGCR, tge | ENETC_PTGCR_TGE);
enetc_wr(hw, ENETC_PTGCR, tge & ~ENETC_PTGCR_TGE);
enetc_wr(hw, ENETC_PTGCR, val & ~ENETC_PTGCR_TGE);
enetc_wr(hw, ENETC_VSIMSGSNDAR1, upper_32_bits(msg->dma));
enetc_wr(hw, ENETC_VSIMSGSNDAR0, val);