dsa_port_is_cpu
if (dsa_port_is_cpu(dp))
if (!dsa_port_is_cpu(dp))
if (!dsa_port_is_cpu(dp) || interface != PHY_INTERFACE_MODE_INTERNAL) {
if (dsa_port_is_cpu(dp))
if (dsa_port_is_cpu(cpu_dp))
if (dsa_port_is_dsa(dp) || dsa_port_is_cpu(dp))
bool is_cpu_port = dsa_port_is_cpu(dp);
if (dsa_port_is_cpu(dp) && !bridge_dev &&
if (dsa_port_is_cpu(dp))
if (dsa_port_is_cpu(dp) && !bridge_dev &&
if (dsa_port_is_cpu(dp))
if (rx_pause || dsa_port_is_cpu(dp))
if (tx_pause || dsa_port_is_cpu(dp))
if (dsa_port_is_cpu(dp))
a5psw_port_enable_set(a5psw, port, dsa_port_is_cpu(dp));
if (dsa_port_is_cpu(dp)) {
if (dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))
if (dsa_port_is_cpu(dp))
return dsa_port_is_cpu(dp) && dp->conduit_admin_up &&
if (dsa_port_is_cpu((_dp)))
if (dsa_port_is_cpu((_dp)))
if (dsa_port_is_cpu((_dp)))
if (!dsa_port_is_dsa(dp) && !dsa_port_is_cpu(dp))
if (!dsa_port_is_dsa(dp) && !dsa_port_is_cpu(dp))
if (!dsa_port_is_dsa(dp) && !dsa_port_is_cpu(dp))
if (dsa_port_is_cpu(dp) && dp->conduit)
if (dsa_port_is_cpu(dp))
if (WARN_ON(!dsa_port_is_cpu(cpu_dp) || cpu_dp->ds != ds))
if (!dsa_port_is_cpu(cpu_dp))
if (dsa_port_is_dsa(dp) || dsa_port_is_cpu(dp))
if (dsa_port_is_dsa(dp) || dsa_port_is_cpu(dp)) {
dn, dsa_port_is_cpu(dp) ? "CPU" : "DSA", dp->index);
dn, dsa_port_is_cpu(dp) ? "CPU" : "DSA", dp->index);
dsa_port_is_cpu(dp) ? "CPU" : "DSA", dp->index);
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (dsa_port_is_cpu(dp) && info->dp->cpu_port_in_lag) {
if (dsa_port_is_cpu(dp) && info->dp->cpu_port_in_lag) {
return dp == info->dp || dsa_port_is_dsa(dp) || dsa_port_is_cpu(dp);
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp))) {
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp)))
if (!(dsa_port_is_cpu(dp) || dsa_port_is_dsa(dp)))
return dsa_port_is_dsa(dp) || dsa_port_is_cpu(dp) || dp == info->dp;