drm_add_modes_noedid
drm_add_modes_noedid(connector, 640, 480);
drm_add_modes_noedid(connector, 1920, 1080);
amdgpu_dm_connector->num_modes += drm_add_modes_noedid(
return drm_add_modes_noedid(connector, 3840, 2160);
return drm_add_modes_noedid(connector, dev->mode_config.max_width,
return drm_add_modes_noedid(connector, 800, 600);
count = drm_add_modes_noedid(connector, 4096, 4096);
count = drm_add_modes_noedid(connector, 4096, 4096);
count = drm_add_modes_noedid(connector, 4096, 4096);
count = drm_add_modes_noedid(connector, 4096, 4096);
ret = drm_add_modes_noedid(connector, 1920, 1080);
ret = drm_add_modes_noedid(connector, 1920, 1200);
ret = drm_add_modes_noedid(connector, 1920, 1200);
EXPORT_SYMBOL(drm_add_modes_noedid);
count = drm_add_modes_noedid(connector, 1024, 768);
count = drm_add_modes_noedid(connector, 640, 480);
return drm_add_modes_noedid(connector, 640, 480);
count = drm_add_modes_noedid(connector,
count = drm_add_modes_noedid(connector,
num = drm_add_modes_noedid(conn, 1920, 1200);
num = drm_add_modes_noedid(connector, 1920, 1200);
count = drm_add_modes_noedid(connector, minfo->max_hdisplay, minfo->max_vdisplay);
return drm_add_modes_noedid(connector, dpu_kms->catalog->caps->max_mixer_width,
ret += drm_add_modes_noedid(connector, 8192, 8192);
return drm_add_modes_noedid(connector, dev->mode_config.max_width,
count = drm_add_modes_noedid(connector, 1920, 1200);
count = drm_add_modes_noedid(connector, XRES_MAX, YRES_MAX);
count = drm_add_modes_noedid(connector, 8192, 8192);
count = drm_add_modes_noedid(connector,
num_modes = drm_add_modes_noedid(connector, 2560, 1600);
return drm_add_modes_noedid(connector, dev->mode_config.max_width,
count = drm_add_modes_noedid(connector, XRES_MAX, YRES_MAX);
count = drm_add_modes_noedid(connector, XRES_MAX, YRES_MAX);
return drm_add_modes_noedid(connector, dev->mode_config.max_width,
num_modes = 1 + drm_add_modes_noedid(connector, max_width, max_height);
int drm_add_modes_noedid(struct drm_connector *connector,