dpdma_write
dpdma_write(chan->xdev->reg, XILINX_DPDMA_IDS,
dpdma_write(chan->xdev->reg, XILINX_DPDMA_IEN,
dpdma_write(chan->xdev->reg, XILINX_DPDMA_IEN,
dpdma_write(xdev->reg, XILINX_DPDMA_IDS,
dpdma_write(xdev->reg, XILINX_DPDMA_EIDS,
dpdma_write(xdev->reg, XILINX_DPDMA_IEN, XILINX_DPDMA_INTR_ALL);
dpdma_write(xdev->reg, XILINX_DPDMA_EIEN, XILINX_DPDMA_EINTR_ALL);
dpdma_write(xdev->reg, XILINX_DPDMA_IDS, XILINX_DPDMA_INTR_ALL);
dpdma_write(xdev->reg, XILINX_DPDMA_EIDS, XILINX_DPDMA_EINTR_ALL);
dpdma_write(xdev->reg, XILINX_DPDMA_IEN,
dpdma_write(xdev->reg, XILINX_DPDMA_EIEN,
dpdma_write(xdev->reg, XILINX_DPDMA_ISR, status);
dpdma_write(xdev->reg, XILINX_DPDMA_EISR, error);
dpdma_write(xdev->reg, XILINX_DPDMA_ISR, XILINX_DPDMA_INTR_ALL);
dpdma_write(xdev->reg, XILINX_DPDMA_EISR, XILINX_DPDMA_EINTR_ALL);
dpdma_write(base, offset, dpdma_read(base, offset) & ~clr);
dpdma_write(base, offset, dpdma_read(base, offset) | set);
dpdma_write(chan->xdev->reg, XILINX_DPDMA_IEN, reg);
dpdma_write(chan->xdev->reg, XILINX_DPDMA_EIEN, reg);
dpdma_write(chan->xdev->reg, XILINX_DPDMA_IEN, reg);
dpdma_write(chan->xdev->reg, XILINX_DPDMA_EIEN, reg);
dpdma_write(chan->reg, XILINX_DPDMA_CH_DESC_START_ADDR,
dpdma_write(chan->reg, XILINX_DPDMA_CH_DESC_START_ADDRE,
dpdma_write(xdev->reg, XILINX_DPDMA_GBL, reg);