dcn42_is_spll_ssc_enabled
if (dcn42_is_spll_ssc_enabled(clk_mgr_base))
if (dcn42_is_spll_ssc_enabled(&clk_mgr->base) && (clock_source < ARRAY_SIZE(dcn42_ss_info_table.ss_percentage))) {
bool dcn42_is_spll_ssc_enabled(struct clk_mgr *clk_mgr_base);
if (dcn42_is_spll_ssc_enabled(clk_mgr_base))
if (dcn42_is_spll_ssc_enabled(&clk_mgr->base) && (clock_source < ARRAY_SIZE(dcn42_ss_info_table.ss_percentage))) {