d5
(_r)->d5 = dynamic_addr; \
pr_reg[4] = regs->d5; \
moveml %sp@,%d1-%d5/%a0-%a2
moveml %d1-%d5/%a0-%a2,%sp@
moveml %d1-%d5/%a0-%a2,%sp@
moveml %sp@,%d1-%d5/%a0-%a2
moveml %d1-%d5/%a0-%a2,%sp@-
moveml %d1-%d5/%a0-%a2,%sp@-
moveml %sp@+,%a0-%a2/%d1-%d5
moveml %d1-%d5/%a0-%a2,%sp@
moveml %d1-%d5/%a0-%a2,%sp@
(regs)->d5 = current->mm->start_data; \
int d4, int d5, unsigned long __user *mem);
long d1,d2,d3,d4,d5,d6,d7;
long d5;
DEFINE(PT_OFF_D5, offsetof(struct pt_regs, d5));
.tls = regs->d5,
pr_info("A0: %08lx D5: %08lx D4: %08lx\n", regs->a0, regs->d5,
[4] = PT_REG(d5),
err |= __get_user(regs->d5, &gregs[5]);
err |= __put_user(regs->d5, &gregs[5]);
sys_atomic_cmpxchg_32(unsigned long newval, int oldval, int d3, int d4, int d5,
sys_atomic_cmpxchg_32(unsigned long newval, int oldval, int d3, int d4, int d5,
regs->d4, regs->d5, regs->a0, regs->a1);
be64_to_cpua(4b, 00, 08, 31, 6c, f5, d5, f6),
be64_to_cpua(de, 7e, d7, 59, 10, e9, d9, d5),
be64_to_cpua(ae, ce, 77, 59, 1a, db, 59, d5),
be64_to_cpua(ce, d5, 2e, 8b, de, 5a, 04, 0e),
be64_to_cpua(f2, e4, 6c, c7, 94, b1, d5, fe),
#define ACPI_INIT_UUID(a, b, c, d0, d1, d2, d3, d4, d5, d6, d7) \
(d0), (d1), (d2), (d3), (d4), (d5), (d6), (d7)
#define CPER_GUID__INIT(a, b, c, d0, d1, d2, d3, d4, d5, d6, d7) \
(d0), (d1), (d2), (d3), (d4), (d5), (d6), (d7) }})
u32 d1 = 2, d3 = 5, d4 = 0, d5 = 0;
postdiv = (d5 == 0) ? 9 : d5;
u8 d5, isr; /* Interrupt status register of block */
u8 d5, imr; /* Interrupt mask register of block */
#define DIVS_INV(d0, d1, d2, d3, d4, d5, d6, d7, d8, d9) \
DIV_INV(d4), DIV_INV(d5), DIV_INV(d6), DIV_INV(d7), \
__le32 data5 = phy_data->d5;
__le32 data5 = phy_data->d5;
phy_data.d5 = desc->v3.phy_data5;
__le32 d0, d1, d2, d3, eht_d4, d5;
#define MMC_PFC_DAT8(name, d0, d1, d2, d3, d4, d5, d6, d7) \
SH_PFC_MUX8(name, d0, d1, d2, d3, d4, d5, d6, d7)
#define VIN_PFC_DAT8(name, d0, d1, d2, d3, d4, d5, d6, d7) \
SH_PFC_MUX8(name, d0, d1, d2, d3, d4, d5, d6, d7)
snic_trace(char *fn, u16 hno, u32 tag, u64 d1, u64 d2, u64 d3, u64 d4, u64 d5)
tr_rec->data[4] = d5;
#define SNIC_TRC(_hno, _tag, d1, d2, d3, d4, d5) \
(u64)(d5)); \
#define SNIC_TRC(_hno, _tag, d1, d2, d3, d4, d5) \
(u64)(d5)); \
#define GUID_INIT(a, b, c, d0, d1, d2, d3, d4, d5, d6, d7) \
(d0), (d1), (d2), (d3), (d4), (d5), (d6), (d7) }})
#define UUID_INIT(a, b, c, d0, d1, d2, d3, d4, d5, d6, d7) \
(d0), (d1), (d2), (d3), (d4), (d5), (d6), (d7) }})
#define UUID_LE(a, b, c, d0, d1, d2, d3, d4, d5, d6, d7) \
(d0), (d1), (d2), (d3), (d4), (d5), (d6), (d7) }})
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 = p1[5];
d5 ^= p2[5];
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 ^= p3[5];
d5 ^= p4[5];
p1[5] = d5;
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 = p1[5];
d5 ^= p2[5];
d5 ^= p3[5];
d5 ^= p4[5];
d5 ^= p5[5];
p1[5] = d5;
d5 = p1[5];
d5 ^= p2[5];
p1[5] = d5;
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 = p1[5];
d5 ^= p2[5];
d5 ^= p3[5];
p1[5] = d5;
d5 = p1[5];
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 ^= p2[5];
d5 ^= p3[5];
d5 ^= p4[5];
p1[5] = d5;
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 = p1[5];
d5 ^= p2[5];
d5 = p1[5];
d5 ^= p3[5];
d5 ^= p4[5];
d5 ^= p5[5];
p1[5] = d5;
d5 ^= p2[5];
p1[5] = d5;
register long d0, d1, d2, d3, d4, d5, d6, d7;
d5 = p1[5];
d5 ^= p2[5];
d5 ^= p3[5];
p1[5] = d5;
register long d0, d1, d2, d3, d4, d5, d6, d7;