ath12k_pci_write32
ath12k_pci_write32(ab, MHICTRL, MHICTRL_RESET_MASK);
ath12k_pci_write32(ab, PCIE_TXVECDB, 0);
ath12k_pci_write32(ab, PCIE_TXVECSTATUS, 0);
ath12k_pci_write32(ab, PCIE_RXVECDB, 0);
ath12k_pci_write32(ab, PCIE_RXVECSTATUS, 0);
.write32 = ath12k_pci_write32,
ath12k_pci_write32(ab, PCIE_SOC_GLOBAL_RESET, val);
ath12k_pci_write32(ab, PCIE_SOC_GLOBAL_RESET, val);
ath12k_pci_write32(ab, WLAON_WARM_SW_ENTRY, 0);
ath12k_pci_write32(ab, PCIE_PCIE_PARF_LTSSM, PARM_LTSSM_VALUE);
ath12k_pci_write32(ab, GCC_GCC_PCIE_HOT_RST(ab), val);
ath12k_pci_write32(ab, PCIE_PCIE_INT_ALL_CLEAR, PCIE_INT_CLEAR_ALL);
ath12k_pci_write32(ab, WLAON_QFPROM_PWR_CTRL_REG, val);
ath12k_pci_write32(ab, PCIE_SOC_WAKE_PCIE_LOCAL_REG, 1);
ath12k_pci_write32(ab, reg, ab_pci->qmi_instance);
void ath12k_pci_write32(struct ath12k_base *ab, u32 offset, u32 value);