CLK_GOUT_FSYS_DWC_PCIE_CTL_INXT_0_SLV_ACLK_UG
#define CLK_GOUT_FSYS_DWC_PCIE_CTL_INXT_0_SLV_ACLK_UG 30