Symbol: regUVD_JRBC_RB_COND_RD_TIMER_BASE_IDX
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_offset.h
949
#define regUVD_JRBC_RB_COND_RD_TIMER_BASE_IDX 0
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_offset.h
869
#define regUVD_JRBC_RB_COND_RD_TIMER_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_offset.h
838
#define regUVD_JRBC_RB_COND_RD_TIMER_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_offset.h
753
#define regUVD_JRBC_RB_COND_RD_TIMER_BASE_IDX 1