Symbol: regSPI_WAVE_LIMIT_CNTL_BASE_IDX
drivers/gpu/drm/amd/include/asic_reg/gc/gc_11_0_0_offset.h
7421
#define regSPI_WAVE_LIMIT_CNTL_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/gc/gc_11_0_3_offset.h
7727
#define regSPI_WAVE_LIMIT_CNTL_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/gc/gc_11_5_0_offset.h
6196
#define regSPI_WAVE_LIMIT_CNTL_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_4_2_offset.h
3305
#define regSPI_WAVE_LIMIT_CNTL_BASE_IDX 1
drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_4_3_offset.h
5537
#define regSPI_WAVE_LIMIT_CNTL_BASE_IDX 1