drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

724

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

726

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

207

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

429

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

3183

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

2057

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3728

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2787

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

1304

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

1304

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

1300

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

1109

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

2463

#define UVD_SUVD_CGC_GATE__SRE__SHIFT 0x0