drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

642

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

644

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

683

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1207

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2810

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1816

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3476

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2535

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3737

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3772

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3603

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3293

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

4785

#define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x13