drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

592

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

671

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0x0000000d

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

598

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

630

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

632

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

677

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1201

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2804

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1810

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3470

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2529

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3731

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3766

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3597

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3287

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

4779

#define UVD_SOFT_RESET__LMI_UMC_SOFT_RESET__SHIFT 0xd