drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

640

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

642

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

682

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1206

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2809

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1815

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3475

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2534

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3736

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3771

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3602

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3292

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

4784

#define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x12