drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2800

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1806

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3466

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2525

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3727

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3762

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3593

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3283

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

4775

#define UVD_SOFT_RESET__EFC_SOFT_RESET__SHIFT 0x9