drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

578

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

657

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x00000006

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

584

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

616

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

618

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

673

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1197

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2797

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1803

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3463

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2522

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3724

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3759

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3590

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3280

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

4772

#define UVD_SOFT_RESET__CXW_SOFT_RESET__SHIFT 0x6