Symbol: UVD_MASTINT_EN__VCPU_EN__SHIFT
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h
324
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h
425
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x00000001
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h
328
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h
360
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h
362
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h
486
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h
1005
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h
2085
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h
2338
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h
4148
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h
3261
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h
3185
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h
3197
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h
3141
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h
2730
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1
drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h
4208
#define UVD_MASTINT_EN__VCPU_EN__SHIFT 0x1