drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

154

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

105

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0x0000000f

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

154

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

166

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

168

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

392

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

820

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

1838

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1890

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3561

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2620

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

49

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

49

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

45

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

49

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf

drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_5_3_0_sh_mask.h

1397

#define UVD_CGC_GATE__UDEC_DB__SHIFT 0xf