JEDEC_TEMP_CASE_A1T
{ SPD_DDR5_COM_ATTR_OTR_A1T, JEDEC_TEMP_CASE_A1T, false },
{ JEDEC_TEMP_CASE_A1T, -40, 125 },