INL
(void) INL(atge, reg)
OUTL(atge, reg, (INL(atge, reg) | v))
OUTL(atge, reg, (INL(atge, reg) & v))
reg = INL(atgep, ATGE_MAC_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
if ((INL(atgep, ATGE_IDLE_STATUS) &
reg = INL(atgep, ATGE_MAC_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
if ((INL(atgep, ATGE_IDLE_STATUS) &
status = INL(atgep, ATGE_INTR_STATUS);
(void) INL(atgep, ATGE_WOL_CFG);
(void) INL(atgep, ATGE_RX_MIB_BASE + i);
(void) INL(atgep, ATGE_TX_MIB_BASE + i);
reg = INL(atgep, ATGE_MAC_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
if ((INL(atgep, ATGE_IDLE_STATUS) &
reg = INL(atgep, ATGE_MAC_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
if ((INL(atgep, ATGE_IDLE_STATUS) &
status = INL(atgep, ATGE_INTR_STATUS);
cons = INL(atgep, ATGE_MBOX_TD_CONS_IDX) >> 16;
(void) INL(atgep, ATGE_WOL_CFG);
reg = INL(atgep, ATGE_MASTER_CFG);
(void) INL(atgep, L1E_RX_MIB_BASE + i);
(void) INL(atgep, L1E_TX_MIB_BASE + i);
*reg = INL(atgep, L1E_RX_MIB_BASE + i);
*reg = INL(atgep, L1E_TX_MIB_BASE + i);
reg = INL(atgep, ATGE_MAC_CFG);
status = INL(atgep, ATGE_INTR_STATUS);
atgep->atge_chip_rev = INL(atgep, ATGE_MASTER_CFG) >>
if ((INL(atgep, L1E_PHY_STATUS) &
reg = INL(atgep, 0x1008);
reg = INL(atgep, L1E_SRAM_RX_FIFO_LEN);
reg = INL(atgep, L1_SRAM_RX_FIFO_LEN);
reg = INL(atgep, L1_SRAM_RRD_LEN);
INL(atgep, ATGE_SERDES_LOCK) |
reg = INL(atgep, L1C_SRAM_RX_FIFO_LEN);
rxcfg = INL(atgep, ATGE_MAC_CFG);
reg = INL(atgep, ATGE_TXQ_CFG);
reg = INL(atgep, ATGE_RXQ_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
reg = INL(atgep, ATGE_TXQ_CFG);
reg = INL(atgep, ATGE_RXQ_CFG);
reg = INL(atgep, ATGE_DMA_CFG);
reg = INL(atgep, L1C_TXQ_CFG);
reg = INL(atgep, ATGE_RXQ_CFG);
if ((reg = INL(atgep, ATGE_IDLE_STATUS)) == 0)
reg = INL(atgep, ATGE_MAC_CFG);
atgep->atge_name, __func__, INL(atgep, ATGE_MAC_CFG)));
reg = INL(atgep, ATGE_SPI_CTRL);
reg = INL(atgep, ATGE_MASTER_CFG);
reg = INL(atgep, ATGE_MASTER_CFG);
if ((reg = INL(atgep, ATGE_IDLE_STATUS)) == 0)
reg = INL(atgep, 0x1008) | 0x8000;
v = INL(atgep, ATGE_MDIO);
v = INL(atgep, ATGE_MDIO);
data = INL(devc, AC97_CMD_DATA) & 0xFFFF;
data = INL(devc, AC97_CMD_DATA) & 0xFFFF;
offset = portc->bufsz/4 - INL(devc, MULTICH_SIZE) + 1;
tmp = INL(devc, devc->regs + HCFG);
tmp = INL(devc, devc->regs + 0x18);
tmp = INL(devc, devc->regs + 0x18) & ~0x8;
OUTL(devc, INL(devc, devc->regs + 0x18) |
tmp = INL(devc, devc->regs + 0x18);
tmp = INL(devc, devc->regs + HCFG);
reg = INL(devc, devc->regs + 0x18) & ~A_IOCFG_GPOUT0;
reg = INL(devc, devc->regs + HCFG) & ~HCFG_GPOUT0;
OUTL(devc, INL(devc, devc->regs + 0x18) | 0x0060,
OUTL(devc, INL(devc, devc->regs + 0x18) | 0x0040,
OUTL(devc, INL(devc, devc->regs + 0x18) | 0x0080,
val = INL(devc, devc->regs + 0x18);
val = INL(devc, devc->regs + HCFG);
val = INL(devc, devc->regs + 0x04); /* Data */
value |= INL(devc, devc->regs + 0x04) & ~mask; /* data */
status = INL(dev, IPR);
val = INL(dev, DR);
OUTL(dev, GPIO, INL(dev, GPIO) | 0x400);
OUTL(dev, GPIO, INL(dev, GPIO) & ~0x400);
val = INL(dev, DR); /* Data */
val = INL(dev, DR); /* Data */
val = INL(dev, DR); /* Data */
if (INL(devc, devc->base + REG_CODEC) & CODEC_STA_VALID)
val = INL(devc, devc->base + REG_CODEC);
if (!(INL(devc, devc->base + REG_CODEC) & CODEC_IN_CMD))
pos = INL(devc, portc->base + OFF_COUNT);
if (INL(bfe, BFE_DMARX_STAT) & BFE_STAT_EMASK) {
val = INL(bfe, BFE_DEVCTRL);
else if (INL(bfe, BFE_DEVCTRL & BFE_EPR)) {
val = INL(bfe, BFE_RXCONF);
(void) INL(bfe, r);
(void) INL(bfe, r);
*v += INL(bfe, r);
*v += INL(bfe, r);
v = INL(bfe, BFE_DMATX_STAT);
v = INL(bfe, BFE_DMARX_STAT);
rxstat = INL(bfe, BFE_DMARX_STAT);
cur = INL(r->r_bfe, BFE_DMATX_STAT) & BFE_STAT_CDMASK;
intr_stat = INL(bfe, BFE_INTR_STAT);
(void) INL(bfe, BFE_INTR_STAT);
v = INL(bfe, reg);
return ((INL(bfe, BFE_MDIO_DATA) & BFE_MDIO_DATA_DATA));
val = INL(bfe, BFE_TX_CTRL);
flow = INL(bfe, BFE_RXCONF);
flow = INL(bfe, BFE_MAC_FLOW);
if ((INL(bfe, BFE_SBTMSLOW) & BFE_RESET))
if (INL(bfe, BFE_SBTMSHIGH) & BFE_SERR)
val = INL(bfe, BFE_SBIMSTATE);
val = INL(bfe, BFE_SBIDHIGH) & BFE_IDH_CORE;
val = INL(bfe, BFE_SBINTVEC);
val = INL(bfe, BFE_SSB_PCI_TRANS_2);
val = INL(bfe, BFE_SBTMSLOW) &
(void) INL(bfe, reg)
OUTL(bfe, reg, (INL(bfe, reg) | v))
OUTL(bfe, reg, (INL(bfe, reg) & v))
pcr = INL(dp, PCR);
INL(dp, PCR), PCR_BITS));
dp->name, INL(dp, FLOWCTL), FLOWCTL_BITS));
isr = INL(dp, ISR);
return ((uint16_t)INL(dp, MII_REGS_BASE + offset*4));
srr = INL(dp, SRR) & SRR_REV;
val = INL(dp, CFG) & (CFG_ANEG_SEL | CFG_PHY_CFG);
val = INL(dp, CFG) & (CFG_ANEG_SEL | CFG_PHY_CFG);
val = INL(dp, CFG) & (CFG_ANEG_SEL | CFG_PHY_CFG);
#define MDIO_DELAY(dp) {(void) INL(dp, MEAR); (void) INL(dp, MEAR); }
(void) INL(dp, MEAR); /* delay */
if (INL(dp, MEAR) & MEAR_MDIO) {
(void) INL(dp, MEAR); /* delay */
ret = (ret << 1) | ((INL(dp, MEAR) >> MEAR_MDIO_SHIFT) & 1);
{ (void) INL(dp, EROMAR); (void) INL(dp, EROMAR); }
ret = (ret << 1) | ((INL(dp, EROMAR) >> EROMAR_EEDO_SHIFT) & 1);
for (i = 0; (INL(dp, MEAR) & EROMAR_EEGNT) == 0; i++) {
lp->isr_pended |= INL(dp, ISR) & lp->our_intr_bits;
done |= INL(dp, ISR) & (ISR_TXRCMP | ISR_RXRCMP);
OUTL(dp, CR, lp->cr | INL(dp, CR));
dp->name, INL(dp, CFG), CFG_BITS_SIS900));
INL(dp, CFG), CFG_BITS_SIS900));
lp->isr_pended |= INL(dp, ISR) & lp->our_intr_bits;
for (i = 0; INL(dp, CR) & CR_RST; i++) {
dp->name, INL(dp, CFG), CFG_BITS_DP83815));
val = INL(dp, CFG) & (CFG_ANEG_SEL | CFG_PHY_CFG);
INL(dp, CFG), CFG_BITS_DP83815));
ram[j] = INL(dp, RFDR);
val = INL(dp, ISR);
val = INL(dp, ISR);
val = INL(dp, CFG) & CFG_EDB_MASTER;
(void) INL((dp), (p))